周末不會涉及加班
簽一年勞動合同,客戶項目是3年,具體看候選人能力決定是否長期留用
外包中電科20所
社保:六險一金
硬性:1.FPGA要有5年以上的開發經驗,畢業院校一本及以上【技術好可放寬】,熟悉數字信號處理邏輯的開發。
1、依據產品需求、開發進度與任務分配,完成邏輯需求梳理、邏輯解決方案和邏輯架構設計;
2、負責產品詳細邏輯方案設計和邏輯設計文檔編寫;
3、FPGA芯片技術文檔閱讀和理解;
4、邏輯代碼的編寫、調試、測試和持續改進;
6、配合硬件和軟件開發人員完成整機調試;
7、按要求完成部門負責人布置的臨時任務。
1、計算機、電子信息、通信、自動化、電氣等相關專業;
2、熟悉verilog或vhdl語言;
3、具備三年及以上verilog或vhdl語言邏輯設計工作經驗,熟悉ISE/ VIVADO/ QUARTUS等開發環境,熟悉modelsim等仿真工具。
4、具備較強的英文文檔閱讀能力;
5、具備較強的技術文檔編寫能力;
6、工作積極主動、認真負責,具有較強的人際溝通、團隊合作、清晰的邏輯思維和表達能力。