更新于 3月24日

數字芯片設計

1.8-3.5萬·13薪
  • 北京朝陽區
  • 無經驗
  • 碩士
  • 全職
  • 招1人

職位描述

存儲芯片
崗位職責: 1、RTL設計:根據設計規格書spec,制定DRAM內存芯片模塊級架構和詳細設計規格書,使用Verilog完成邏輯芯片的前端設計,編寫相關開發技術文檔; 2、RTL驗證:根據芯片的功能與性能要求,進行芯片的功能與性能測試; 3、模塊綜合、時序分析與相關IP的集成與測試; 任職要求: 1、電子工程類、計算機類相關專業; 2、熟悉數字芯片設計全流程,了解DC,APR,STA等; 3、熟悉Verilog/System Verilog等硬件編程語言,有良好的代碼風格; 4、有過內存芯片開發經驗者優先;

工作地點

北京朝陽區駿豪·中央公園廣場1號樓A1樓24層

職位發布者

蒲靜/人事經理

立即溝通
公司Logo浙江力積存儲科技有限公司
浙江力積存儲科技有限公司(以下簡稱浙江力積)是一家自主知識產權與定制化內存公司。浙江力積的前身【Zentel】品牌最早于2002年建立, 2020年3月,浙江力積承接并持續推廣。浙江力積以設計開發及工程技術能力為核心,開發并提供客戶所需內存芯片產品,并成為大陸前列的制定AI內存芯片規格及提供產品的全方位芯片供貨商。公司擁有涵蓋所有主流DRAM內存類型的產品線,并為海內外客戶提供先進的內存芯片解決方案。國際資深設計師團隊、成熟穩定的產能和供應鏈使浙江力積成為具有優秀成績的內存產品企業,為廣大DRAM用戶提供穩定的支持。2022年,浙江力積獲得國家高新技術企業認證,研發人員占比達到50%以上。公司的核心團隊成員有來自海內外行業頭部的高精人才。在近20年的研發經驗及IP積累下,浙江力積掌握了從產品的研發設計、代工制造、驗證測試、質量管控到量產出貨等多種成熟技術,多年來已經滿足了全球數百家客戶的需求。浙江力積依托于研發的累積優勢,結合國內市場發展趨勢,快速培養國內團隊的市場設計能力,在高帶寬內存(HBM)、存內計算/存算一體、內存池化等技術方向上不斷提升知識產權積累并取得商業化成果。22年9月,浙江力積加入UCle聯盟,與海內外的行業頭部企業一起,參與行業標準的制定。
公司主頁
日韩欧美视频一区二区